Neste trabalho é proposta uma solução para a melhoria no desempenho dos Early Error Sensing (EES) Adaptive Time Delay Tanlock Loops (ATDTL) de 1ª ordem apresentados em (Al-Zaabi et al., 2005), quanto a estimação de frequência e tempo de captura. Os EES-ATDTL são Phase-Locked Loops (PLL) digitais utilizados para implementações em hardware, devido à simplicidade da sua estrutura. Teoremas de ponto fixo são usados para se determinar condições sob as quais é possível obter uma convergência rápida no processo de captura e é obtida uma estimativa da frequência de entrada, utilizando um filtro de tipo Gaussiano para melhorar a adaptação do ganho. Os modelos matemáticos usados são os apresentados em (Al-Araji et al., 2006). São feitas simulações para avaliar os resultados teóricos.
Early Error Sensing Time Delay Tanlock Loop; filtro Gaussiano; ganho adaptativo; PLL digital, sincronismo; teorema do ponto fixo
